Stage de fin d’étude d’ENSSAT (2011)
Etude et développement d’une IP SATA pour FPGA Xilinx Virtex 5
Ce stage s’est déroulé au sein de l’équipe d’ingénierie de TechwaY à Villebon-sur-Yvette (91).
Le stage s’est déroulé en deux parties :
- Etude du SATA et son milieu environnant (disques, autres protocoles, etc …)
- Développement et tests d’une IP SATA sur FPGA Xilinx Virtex 5
Le contenu de ce stage est confidentiel.